返回榜单

verilog-to-routing / vtr-verilog-to-routing

Verilog 到路由设计——用于 FPGA 研究的开源 CAD 工具

仓库 Star
1,282总榜 #35,211
Fork
452
最近推送
1 天前更新
仓库创建
2015 年创建
应用与完整系统通用C++许可证未声明
查看源码官网

用途与标签

项目原文 · GitHub
Verilog to Routing -- Open Source CAD Flow for FPGA Research

用之前确认

  • 没有声明许可证:商用和分发条件无法确认,使用前请联系作者。

Star 走势

1,2821,2831,28311-06 · 1,28210-0810-1310-1810-2310-2811-0211-06

首次收录 2026-11-06采集时间 2026-11-06 10:17 UTC数据来源许可证原文

介绍根据项目公开资料整理,未经实际测试。 · GitHub 仓库 Star,不是独立使用人数 · 商用三档依据许可证元数据自动分类;具体义务需结合实际使用方式核对。未知不等于禁止商用。