开源序
GitHub 开源项目排行
返回榜单
verilog-to-routing /
vtr-verilog-to-routing
Verilog 到路由设计——用于 FPGA 研究的开源 CAD 工具
仓库 Star
1,282
总榜 #35,211
Fork
452
最近推送
1 天前更新
仓库创建
2015 年创建
应用与完整系统
通用
C++
许可证未声明
查看源码
收藏
加入对比
加入收藏夹
官网
用途与标签
介绍
README
项目原文 · GitHub
Verilog to Routing -- Open Source CAD Flow for FPGA Research
用之前确认
没有声明许可证:商用和分发条件无法确认,使用前请联系作者。
设计与创作