开源序GitHub 开源项目排行

alexforencich / verilog-ethernet

用于 FPGA 实现的 Verilog Ethernet 组件

仓库 Star: 3,144总榜 #19,675
Fork: 866
最近推送: 1 年前更新
仓库创建: 2014 年创建

框架、SDK 与组件库 UI 组件VerilogMIT · 宽松，可直接商用不活跃

用途与标签

项目原文 · GitHub

Verilog Ethernet components for FPGA implementation

用之前确认

超过 6 个月没有代码推送（最近一次 2025-02-27），维护情况需要确认。

Star 走势

含按 GitHub 历史估算的数值

原始观测记录 · 2

历史观测
采集时间	仓库 Star	数据来源
2026-11-06 09:33 UTC	3,144	数据来源
2026-11-03 09:42 UTC	3,144	数据来源